Architecture de turbo-décodeur en blocs entièrement parallèle pour la transmission de données au-delà du Gbit/s
Overview & Synopsis
Cet article présente une nouvelle architecture atteignant de très haut débit pour le turbodécodage de codes produits. Ce type d'architecture est capable de décoder des codes produits reposant sur des codes binaires de type BCH ou des codes m-aire de type Reed Solomon. Son principal atout est qu'elle permet l'élimination des plans mémoires associés aux matrices générées par un code produit entre les différentes demi-itérations pour le turbodécodage. En fait, la solution architecturale que nous détaillons dans ce papier offre de nouvelles opportunités pour l'application des turbocodes dans des systèmes nécessitant des débits supérieurs au Gbit/s comme les systèmes de transmission sur fibre optique.
hal.science)
← / → for pages • + / - for zoom • 0 to fit width
Powered by Mozilla PDF.js v3.11
Document Information
| Document Title | Architecture de turbo-décodeur en blocs entièrement parallèle pour la transmission de données au-delà du Gbit/s |
|---|---|
| Author / Organization | Christophe Jego, Patrick Adde, Camille Leroux |
| Subject & Discipline | Multidisciplinary Academic Open Research |
| Categories | Science & Mathematics |
| Publication Year | 2007 |
| License / Rights | Open Access / Creative Commons |
| Resource Verification | Listed PDF (Verification Pending) |
| Original Host Website |
HAL Open Science
(hal.science)
|
| File Format | application/pdf (Portable Document Format) |
| Language | EN |
| Catalog ID | DOC-213992 |
| Original Source Link | Visit Source Page on hal.science » |