Etude et réalisation d’un Convertisseur A/N d’architecture Sigma Delta à courants commutés

Overview & Synopsis

La cellule mémoire S2I de courant peut être considérée comme un opérateur réalisant les fonctions d’inversion, de sommation et de retard. En se basant sur cet opérateur, il est possible de développer des architectures de circuits élémentaires (intégrateur...). Le but de notre travail est de réaliser un modulateur Σ∆ d’ordre deux à base d’une nouvelle architecture d’intégrateur différentiel doublement échantillonné, S2I. Dans un premier temps, on a modélisé la cellule mémoire S2I. La finalité du travail consiste a déterminer un modèle permettant d’étudier le comportement du modulateur Σ∆. Ensuite, on a intégré le modulateur sur le silicium en technologie AMS 0.6μm triple niveau de métal. Puis, les diverses mesures expérimentales ont été réalisées avec le système de caractérisation CANTEST. Dans un seconde étape, on a conçu la chaîne de décimation qui permet de restituer le signal délivré par le modulateur sur 13 bits à une fréquence proche de Nyquist. La simulation du filtre de décimation à été réalisée avec MATLAB puis sur le logiciel SPW (Signal Pocessing Workstation) qui est un outil de conception de système, le code VHDL est généré par compilation. La troisième partie de la thèse, consiste à tester toute la chaîne de conversion analogique numérique en rassemblant le modulateur et le filtre décimateur.